**CI0120 Arquitectura de Computadoras II SEM 2020 - 10 OCTUBRE**

**ECCI-UCR TAREA CORTA # 4 Prof. Ileana Alpízar**

**Enviar antes de la clase del jueves 15 de octubre**

1. A continuación se indica en cada punto una, dos o tres instrucciones RISC-V con solicitudes de memoria, que son de diferentes hilos pero de un mismo proceso, que se dan en el procesador indicado pero al mismo tiempo. Todo se realiza en un **multiprocesador de 3 procesadores.**

Las cachés son **WB, Write Allocate, mapeo directo**, con capacidad para solo **2 bloques** cada una. Los **bloques son de dos palabras**. La coherencia de caché es con un **protocolo de directorios.**

Para cada pregunta, modifique lo que corresponda en directorios, cachés y memoria. Si se trata de un lw, indique el valor leído. **Si hay competencia por un recurso en igualdad de condiciones, elija ud. la manera en la que se resuelve e indíquela.**

Realice en orden, y hasta que finalice todas las instrucciones de un punto, puede comenzar a realizar las del siguiente.

Debe quedar marca de lo que ha hecho, es decir, no borre lo anterior si debe hacer un cambio, tan solo táchelo de manera que pueda verse lo que había antes, y a la par, escriba el valor nuevo.

1. En este momento en P1: sw X0, 28(X0) y en P3: sw X0, 24(X0)
2. P1: lw X5, 16(X0) P2: lw X8, 44(X0) P3 (con X2 = -1) : sw X2, 16(X0)
3. P1: lw X2, 52(X0) P2 (con X7=3): sw X7, 12(X0) P3: sw X0, 20(X0)

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  | **PROCESADOR 1** | | | | | | |  | **PROCESADOR 2** | | | | | |  | **PROCESADOR 3** | | | | | | | | | |
|  |  |  |  |  | |  |  |  |  |  |  |  |  |  |  |  |  | |  | |  | |  | |  |
|  | **CACHÉ P1** | |  |  | |  |  |  | **CACHÉ P2** | |  |  |  |  |  | **CACHÉ P3** | | |  | |  | |  | |  |
|  | **0** | **1** |  |  | |  |  |  | **0** | **1** |  |  |  |  |  | **0** | **1** | |  | |  | |  | |  |
| **Palabra 0** | 15 | 7 |  |  | |  |  |  | 22 | 1 |  |  |  |  |  | 12 | 7 | |  | |  | |  | |  |
| **Palabra 1** | 3 | 8 |  |  | |  |  |  | 33 | 80 |  |  |  |  |  | 8 | 8 | |  | |  | |  | |  |
| **# de bloque** | 2 | 3 |  |  | |  |  |  | 6 | 5 |  |  |  |  |  | 2 | 3 | |  | |  | |  | |  |
| **Estado Bloque** | I | C |  |  | |  |  |  | C | M |  |  |  |  |  | M | C | |  | |  | |  | |  |
|  |  |  |  |  | |  |  |  |  |  |  |  |  |  |  |  |  | |  | |  | |  | |  |
|  | **DIRECTORIO P1** | | | | | |  |  | **DIRECTORIO P2** | | | | |  |  | **DIRECTORIO P3** | | | | | | | | |  |
|  |  | **E** | **1** | **2** | | **3** |  |  |  | **E** | **1** | **2** | **3** |  |  |  | **E** | | **1** | | **2** | | **3** | |  |
|  | **0** | U |  |  | |  |  |  | **3** | C | 1 |  | 1 |  |  | **6** | C | |  | | 1 | |  | |  |
|  | **1** | U |  |  | |  |  |  | **4** | U |  |  |  |  |  | **7** | U | |  | |  | |  | |  |
|  | **2** | M |  |  | | 1 |  |  | **5** | M |  | 1 |  |  |  | **8** | U | |  | |  | |  | |  |
|  |  |  |  |  | |  |  |  |  | | | | | |  |  | | | | | | | | | |
|  | **MEMORIA COMPARTIDA EN MP DE P1** | | | | | | |  | **MEMORIA COMPARTIDA EN MP DE P2** | | | | | |  | **MEMORIA COMPARTIDA EN MP DE P3** | | | | | | | | | |
| **Núm Bloque** | **0** | | **1** | | | **2** | |  | **3** | | **4** | | **5** | |  | **6** | | **7** | | | | **8** | | | |
| **Dirección** | **0** | **4** | **8** | | **12** | **16** | **20** |  | **24** | **28** | **32** | **36** | **40** | **44** |  | **48** | **52** | **56** | | **60** | | **64** | | **68** | |
| **Valor** | 0 | 0 | 2 | | 0 | 15 | 3 |  | 7 | 8 | 9 | 14 | 1 | 77 |  | 22 | 33 | 1 | | 8 | | 3 | | 2 | |
|  |  |
|  |  |